首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> risc-v 架构

risc-v 架构 文章 最新资讯

德国初创杀进 RISC‑V,首款通用处理器流片

  • 公司计划年内完成第二次流片,2027 年实现全面量产。
  • 关键字: RISC‑V 处理器  

RISC-V的发展演进与晶心科技在构建全球生态中的核心作用

  • 十余年前,我作为深耕晶圆代工厂合作领域的从业者,频繁往返中国台湾地区,彼时便在当地结识了晶心科技首席执行官林哲伟先生。从皇家酒店(那是我多年来的第二个家)步行前往台积电总部的途中,晶心科技的办公地恰在半路,林哲伟先生的大门永远为访客敞开。有时只是品茗闲谈,有时则深入探讨技术问题,每次与他交流都能有所收获。在我的职业生涯中,我始终坚信开放标准是加速芯片设计启动的重要平台,而半导体行业的核心要义,正是芯片的设计研发,不是吗?我曾参与过众多开放标准相关项目,其中一些取得了成功,但失败的案例也屡见不鲜。而 RIS
  • 关键字: RISC-V  晶心科技  Andes  

英飞凌推出三款DRIVECORE软件套件,助力客户加速迈向基于RISC-V架构的下一代汽车微控制器

  • 英飞凌科技股份公司(FSE代码:IFX / OTCQX代码:IFNNY)推出三款用于简化和加速软件定义汽车(SDV)开发流程的全新软件套件,进一步扩展其DRIVECORE软件产品组合。此次产品扩展的核心是针对英飞凌RISC-V虚拟原型机的全新DRIVECORE套件,这是为英飞凌即将推出的基于RISC-V架构的AURIX™系列微控制器(MCU)打造汽车生态系统的关键一步。通过这项最新举措,英飞凌将持续引领汽车行业向可扩展的开放计算架构的转型,支持客户和合作伙伴在硬件量产前即可开启下一代汽车MCU的软件预开发
  • 关键字: 英飞凌  DRIVECORE  软件套件  RISC-V  汽车微控制器  

IAR与英飞凌共推DRIVECORE软件包及AURIX RISC‑V调试方案

  •  IAR今日正式宣布,将在2026德国嵌入式展(Embedded World 2026)重磅展示其汽车电子生态体系的全面升级成果。本次重点呈现与英飞凌在DRIVECORE软件评估包产品系列的深度战略合作,并正式预告面向英飞凌AURIX™ RISC‑V系列推出的全新调试功能。随着SDV引领全球汽车产业进入新一轮技术创新周期,开发团队需在持续演进的电子电气架构与漫长产品生命周期中,交付高复杂度、高安全性、高可靠性的车载软件。IAR以可扩展、全链路、跨平台的生态化支撑体系响应行业变革,助力企业面对这一
  • 关键字: IAR  英飞凌  DRIVECORE  AURIX  RISC‑V  SDV  

RISC-V 的发展之路:为何软件一致性正变得至关重要

  • 为了探讨该技术对嵌入式与物联网系统日益凸显的重要性,我们专访了马科斯・科达斯。他现任 GDevelop 公司合作与教育总监,该公司打造了一款开源、无代码的人工智能游戏引擎。科达斯将分享为矽速科技 SiFive HiFive Premier P550 RISC-V 开发板打造中心化游戏应用商店的实践,并通过实例阐释软件碎片化问题对平台落地普及的影响。亚历山大・诺伊曼:你将在这场 RISC-V 会议中提出,软件碎片化是开发者即便向往 RISC-V 的架构自由,却仍频频回归 ARM 平台的主因。当前 RISC-
  • 关键字: RISC-V  软件一致性  

IAR与英飞凌共同推出DRIVECORE软件包及AURIX™ RISC‑V调试方案,全面加速SDV开发进程

  • 瑞典乌普萨拉,2026年3月3日 — IAR今日正式宣布,将在2026德国嵌入式展(Embedded World 2026)重磅展示其汽车电子生态体系的全面升级成果。本次重点呈现与英飞凌在DRIVECORE软件评估包产品系列的深度战略合作,并正式预告面向英飞凌AURIX™ RISC‑V系列推出的全新调试功能。随着SDV引领全球汽车产业进入新一轮技术创新周期,开发团队需在持续演进的电子电气架构与漫长产品生命周期中,交付高复杂度、高安全性、高可靠性的车载软件。IAR以可扩展、全链路、跨平台的生态化支撑体系响应
  • 关键字: IAR  英飞凌  RISC‑V  汽车电子  

为RISC-V第三方IP筑牢安全防线:实现全设计供应链中基于通用缺陷枚举的全面安全验证

  • 基于通用缺陷枚举(CWE)的 RISC-V 第三方 IP(3PIP)安全验证流程安全需求基于美特莱公司(MITRE)硬件缺陷数据库,制定待验证的安全需求指导原则核心安全维度:完整性、保密性、可用性验证手段:1. 信息流分析 2. 系统验证自动化(SVA) 3. 定向 C 语言测试 4. 静态分析各参与方工作流程RISC-V 第三方 IP 供应商:筛选适用于实际设计的通用缺陷枚举项→制定匹配安全需求的安全规则→采用适配的验证基础设施开展安全设计分析RISC-V 第三方 IP 供应商:收集安全验证指标→制定安
  • 关键字: RISC-V  第三方IP  安全防线  设计供应链  通用缺陷枚举  全面安全验证  

RISC‑V在人工智能、机器学习与嵌入式系统中的优势

  • RISC‑V 的开源特性带来了模块化、免版税指令集架构(ISA),消除了授权费用,可加速开发进程,并支持针对人工智能(AI)、机器学习(ML)、物联网(IoT)与嵌入式系统等多样化应用进行定制化设计。从零售消费交易、工业 4.0 运营到自动驾驶,众多应用的自动化水平正在不断提升。RISC‑V 实现了供应商独立性,通过架构透明性增强安全性,并支持定制化专用处理器,以适配对功耗敏感的物联网与边缘应用。它还能支撑用于高级自动化方案的混合边缘 / 云系统架构。混合架构借助云计算实现可扩展性,而边缘计算与嵌入式 A
  • 关键字: RISC‑V  人工智能  机器学习  嵌入式系统  

让数据和人工智能在EDA中发挥更大效用

  • 电子设计自动化工具会产生海量数据,但这些数据对人工智能的实际价值几何?行业正探寻新方法,助力人工智能发挥更佳效能。半导体设计过程会产生海量数据,但其中有多少能被人工智能工具利用、又有多少具备实际价值?若能获取更优质、更易访问的数据,人工智能的工作效率又能提升多少?这些都是半导体企业和 EDA 工具厂商一直在探索的开放性问题。已有报告显示,将智能体人工智能(Agentic AI)应用于现有工具和数据,已取得显著成效,能为重复性任务或优化工作构建高效的反馈循环。但要充分发挥智能体工作流的价值,行业或许需要先沉
  • 关键字: 人工智能  RISC-V  验证接口  西门子EDA  新思科技  验证  EDA  

英特尔研发 “统一核心” 架构处理器,招聘信息透露其将突破现有混合架构设计

  • 英特尔正为搭载所谓 “统一核心” 的处理器展开研发工作,从其在领英发布的最新招聘信息来看,这类处理器至少还需三到四年甚至更久才能面市。该公司目前正招聘高级 CPU 验证工程师,负责对统一核心架构处理器的芯片设计进行验证,且需与架构师和 RTL(寄存器传输级)设计师协作,这一信息也让外界得以窥见该项目的研发阶段。英特尔在领英的招聘信息中写道:“英特尔统一核心团队拟为硅片与平台工程组新增一名 CPU 功能验证工程师,你将成为该团队 CPU 功能验证部门的一员。”此次英特尔为统一核心设计团队招募的是 “工作积极
  • 关键字: 英特尔  架构  处理器  混合架构设计  

RISC-V 2026:当三足鼎立成为事实,新的问题即将浮现

  • 2026年不仅是RISC-V迈向成熟的一年,同样也是迎接全新挑战的一年。通过打破指令集领域的技术垄断,半导体行业释放出一波创新浪潮——专有指令集架构的垄断时代已落幕。
  • 关键字: 达摩院玄铁  RISC-V  处理器  

AMD延续RDNA 3.5架构至2029年,高端市场押注RDNA 5

  • 据媒体报道,尽管AMD在独立显卡市场凭借RDNA 4架构的RX 9000系列获得良好口碑,其APU产品线却选择继续沿用RDNA 3.5架构,并计划将其生命周期延长至2029年。这一策略并非技术落后,而是基于对市场需求的精准判断。在主流轻薄笔记本和商用设备领域,RDNA 3.5架构已能够满足办公、影音娱乐及轻度游戏的需求,同时具备成熟的良率、低功耗和成本优势,符合OEM厂商对稳定性和性价比的追求。面对英特尔Panther Lake内显性能的快速提升,AMD并未忽视高端市场。据透露,AMD正为创作者工作站和A
  • 关键字: AMD  RDNA 3.5  架构  RDNA 5  

Si-Five加入NVLink

  • SiFive将集成Nvidia NVLink Fusion,纳入其数据中心级设计,拓展基于RISC-V构建AI系统的选项。通过将宽且错序的核心与可扩展的连贯结构和先进的内存层级结合,SiFive 使云服务提供商和系统供应商能够根据工作负载需求定制 CPU,同时保持 RISC-V 生态系统带来的软件可移植性。随着NVLink的加入,SiFive可以通过连贯的高带宽互连直接连接到Nvidia的GPU和加速器,以降低延迟、更高效地共享数据,并提升大规模AI部署的整体系统利用率。英伟达创始人兼首席执行官黄仁森表示
  • 关键字: Si-Five  NVLink  RISC-V  AI  Nvidia  

国产新标杆 | 灵睿智芯发布全球首款动态4线程服务器级高性能RISC-V CPU内核P100

  • 随着万物互联与人工智能的深度融合,我们正加速步入一个计算无所不在的泛在智能时代,算力基础设施的形态与架构正发生深刻变革,计算效率和能效成为算力水平提升的关键挑战,基于软硬协同创新的融合计算和领域增强计算成为计算体系发展的主流方向。在此过程中,开放灵活、无知识产权限制的RISC-V架构为计算产业注入了前所未有的活力与动能,高性能、自主可控的RISC-V CPU内核正成为驱动产业升级、夯实算力基座的核心引擎。灵睿智芯重磅推出的全球首款动态4线程、服务器级别、性能最强的RISC-V CPU内核——P100,正是
  • 关键字: 灵睿智芯  RISC-V CPU内核  

反馈拓扑与架构解释

  • 反馈是电路设计和控制理论中的核心概念,用于稳定放大器和控制系统行为。本文概述了反馈的基本架构,分类了标准拓扑,并以实际硬件实现为案例研究。反馈系统的基本架构是什么?反馈系统由一个带有开环增益(A)的前馈放大器组成v)以及一个因子(B)的反馈网络。系统从输入信号中减去输出信号的一部分,生成误差信号,随后被放大。图1。带有反馈的放大器电路,显示反馈放大器Av反馈网络B,以及加法器/减法器机制。(图片来源:东芝)如图1所示,该架构展示了信号流。信号从输入(V在)通过加法器到放大器(A)v)生成输出 (V出去).
  • 关键字: 反馈拓扑  架构  
共744条 1/50 1 2 3 4 5 6 7 8 9 10 » ›|

risc-v 架构介绍

您好,目前还没有人创建词条risc-v 架构!
欢迎您创建该词条,阐述对risc-v 架构的理解,并与今后在此搜索risc-v 架构的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473